close

Вход

Забыли?

вход по аккаунту

?

Ковалёв

код для вставкиСкачать
Новосибирский Государственный Технический Университет.
Кафедра ВТ.
Курсовая работа
По дисциплине
Организация ЭВМ.
Факультет:
Группа:
Студент:
Преподаватель:
АВТ.
АМ – 109
Ковалёв А. Н.
Гребенников В. Ф.
Новосибирск 2004.
1
Содержание.
1. Цели работы.
2. Исходные данные.
2.1 Общие исходные данные.
2.2 Индивидуальные исходные данные.
3. Разработка и описание структурной схемы ЭВМ.
3.1 Структурная схема ЭВМ.
3.2 Описание структурной схемы ЭВМ.
3.3 Описание центрального процессорного устройства.
3.4 Система прерываний.
3.5 Блок синхронизации и таймер.
3.6 Кэш (Буфер TLB).
3.7 Клавиатура и монитор.
3.8 Память.
3.9 Адресный сопроцессор
4. Разработка укрупненной структурной схемы сопроцессора
ввода/вывода и алгоритма его инициализации.
5. Выводы.
6. Список литературы.
2
3
3
3
3
4
4
4
5
6
7
8
9
9
11
12
18
19
1. Цели работы.
Целями курсового проектирования являются углубление и закрепление теоретических
знаний студентов, приобретение навыков разработки узлов ЭВМ на структурном,
функциональном и алгоритмическом уровнях.
2. Исходные данные.
2.1.
Общие исходные данные.
В состав разрабатываемой ЭВМ входят следующие блоки:
-
центральное процессорное устройство (ЦПУ);
микропрограммное устройство управления (МУУ);
оперативная память (ОП);
блок синхронизации (БС);
система прерывания программ (СПП);
таймер;
система ввода-вывода (СВВ);
монитор и клавиатура.
Основные параметры ЭВМ:
-
адресность ЭВМ длина команды разрядность ёмкость ОП -
2.2.
-
двухадресная;
переменная.
не менее 16;
не менее 16 Мбайт.
Индивидуальные исходные данные:
структура –
система прерываний –
память –
кэш –
ввод/вывод разрабатываемый блок –
сопроцессор-
трехшинная;
цепочечная микро;
страничная;
буфер TLB;
сопроцессор селекторный;
сопроцессор ввода/вывода;
адресный
3
3. Разработка и описание структурной схемы ЭВМ.
3.1
Структурная схема ЭВМ.
ЦП
Адресный
сопроцессор
Контроллер
прерываний
AB
Монитор
Клавиатура
Адаптер
монитора
Блок
синхронизации
Контроллер
клавиатуры
int
СПВВ
DB
CB
ОЗУ
ПЗУ
ПУ 1
Таймер
ПУ 2
…
ПУ N
Рис 1. Структурная схема ЭВМ
3.2
Описание структурной схемы ЭВМ.
Структура ЭВМ – шинная (магистральная). Состав шин: шина адреса(AB) и
данных (DB) и шина управления (CB).
DB обеспечивает обмен данными между всеми основными блоками ЭВМ.
AB используется для задания адреса памяти.
СВ предназначена для управления работой ЭВМ .
Такая структура обеспечивает три вида передачи данных:
•
процессор <=> память;
•
процессор <=> СПВВ;
•
память<=> СПВВ.
Основным узлом ЭВМ является центральный процессор, который управляет всеми
устройствами, входящими в ЭВМ. Есть сопроцессор ввода/вывода, с помощью которого
происходит обмен данными с ПУ (периферийными устройствами). Также сюда входят
контроллеры различных устройств, блок синхронизации, контроллер прерываний, таймер,
ОЗУ, ПЗУ и т.д.
4
3.3
Описание центрального процессорного устройства.
Мною была выбрана разрядность ЭВМ равная 32 бита. Причинами выбора послужило
то, что 32 разрядные системы обеспечивают большее быстродействие, нежели 16
разрядные, а так же задание упрощается тем, что в курсе дисциплины « схемотехника »
мы разработали ядро микро ЭВМ с разрядностью 32 бита.
В функции ЦП входят: выполнение команд, хранящихся в ОП, и координирование
работы всех узлов ЭВМ.
ЦПУ является основным блоком ЭВМ и состоит из:
- ОБ (операционный блок), в нём происходит обработка данных.
- МУУ (микропрограммное устройства управления) определяет порядок обработки
команд в ОБ и осуществляет управление всеми узлами ядра ЭВМ.
ОБ:
ОБ выполняет логические, арифметические и сдвиговые операции с данными
заданной разрядности 32 бита. В состав ОБ входит: АЛУ, файл регистров, блок логики
сдвигов, статусный регистр для хранения слова состояния регистров. Для взаимодействия
с шинами АВ и DB используются буферные регистры(регистр входных данных, регистр
выходных данных и адресный регистр).
Для непосредственной реализации ПЦ в качестве АЛУ используется Am29332, в
качестве регистрового файла Am29334.
Аm29332 состоит из приоритетного шифратора и группового 64-разрядного
сдвигателя, который позволяет за 1 такт выполнять все виды сдвигов на любое число
разрядов, вследствие чего не нужно реализовывать логику сдвигов отдельно. Эти
устройства позволяют выполнять арифметические операции над числами с плавающей
точкой.
АЛУ данной БИС выполняет также операции двоично-десятичной арифметики. В
структуру Am29332 включен блок Q-регистра. Это позволяет поддерживать выполнение:
операции умножения 32-разрядных чисел и деления.
МУУ:
Работа ЦП основана на принципе микропрограммного управления.
Устройство управления реализует управления ходом вычислительного процесса,
обеспечивая автоматическое выполнение команд программы. Процесс выполнения
программы в ВМ представляет собой последовательность машинных циклов.
Этапы цикла
1. Выборка команды из памяти
2. Формирование адреса следующей команды
3. Формирование исполнительного адреса операндов
4. Выборка операндов
5. Исполнение операции
Код операции из регистра команд поступает на ПНА. Преобразованный адрес с
ПНА идет на секвенсор. Секвенсор выбирает источник адреса и выдает его на вход МПП.
На выходах последней появляется микрокоманда и фиксируется в регистре микрокоманд.
В момент, когда микрокоманда начинает выполняться, секвенсор формирует адрес
следующей микрокоманды.
На границе инструкций контроллер прерываний при активном INT выдает
инструкцию вызова прерываний. Далее все штатным образом: выполняется
микропроцедура обработки прерывания, которая сохраняет словосостояние процессора,
активирует INTA, получат вектор процессора, выполняет обработчик.
Для непосредственной реализации ПЦ в качестве секвенсора используется Am29331.
5
Рис 3. Структурная схема центрального процессора.
3.4
Система прерываний.
Прерывания представляют собой средство изменения последовательности
выполнения команд и операций в ответ на внешние асинхронно происходящие события
(запросы на прерывание).
Система прерываний выполняет ряд функций:
 организация вхождения в прерывающую программу;
 организация приоритетного выбора между запросами, поступающими одновременно;
 организация возврата в прерванную программу.
Реализация прерываний оказывает значительное воздействие на производительность
и гибкость системы.
Система прерываний цепочечная на микро уровне.
6
DB
CPU
IntR
Int
Int
Int
IntA
Vector
Vector
Устр1
Устр2
Vector
Устр3
Рис 3.Структурная схема системы прерываний.
Цепочечная структура прерываний характеризуется наличием единой линией запроса
на прерывание, и линией подтверждения (INTA), проходящей через все источники
прерываний и определяющей приоритеты прерываний в соответствии с порядком
подключения устройств. Получив запрос, процессор переводит свой выходной буфер
данных в третье состояние и выдает подтверждение по линии INTA, который проходит от
одного устройства к другому, пока не достигнет инициатора прерывания, тем самым,
разрешая этому устройству выставить на шине данных свой идентификационный номер
(косвенный адрес обработчика прерывания). Данная структура характерна более низкими
затратами как аппаратных, так и программных средств на реализацию, но недостаток
состоит в том, что приоритет устройства фиксирован и определяется порядком
подключения, а также сигнал Interrupt Acknowledge (INTA) распространяется с некоторой
временной задержкой.
Прерывания на микропрограммном уровне отличаются коротким временем ответа,
так как запрос на прерывание подается на вход секвенсора INTR, что означает
возможность получения ответа по окончанию текущего микроцикла, если прерывания
разрешены (сигнал INTEN = H), то INTA#L. Далее адрес возврата из прерывания
сохраняется в стеке (возможна вложенность прерываний) и происходит переход к
подпрограмме обработки прерывания по вектору.
Микропрограмма обработки прерывания должна сохранить все необходимые для
дальнейшей работы регистры, PSW (слово состояния процессора). После завершения
обработки прерывания адрес, на котором была остановлена прерванная микропрограмма,
выталкивается из стека.
3.5
Блок синхронизации и таймер.
Для обеспечения синхронной работы всех узлов в структуре ЭВМ предусмотрен блок
синхронизации. Блок синхронизации генерирует синхропоследовательности заданной
формы и длительности для ЦП, таймера, контроллеров, ОП и других устройств, входящих
в состав ЭВМ. С помощью БС можно реализовать изменение длительности такта,
например, для чтения/записи из/во внешние устройства, обмен с которыми обычно
происходит медленнее, чем с ОП или другими узлами.
В качестве системного тактового генератора была выбрана микросхема P2084A
производителя Alliance Semiconductor. Устройство представляет собой универсальный
умножитель частоты, способный выдавать синхропоследовательность частотой до 312
МНz.
7
В качестве делителя частоты выбран четырёхразрядный счетчик с синхронным
сбросом и установкой.
Рис 4 . Блок синхронизации ЭВМ.
Таймер обеспечивает деление машинного времени на интервалы – кварцевые часы,
которые программно доступны для записи/чтения. С помощью таймера можно, например,
выдавать запрос контроллеру ОП для выполнения цикла регенерации памяти.
3.6
КЭШ.
Кэш память используется во всех современных компьютерах – это сравнительно
небольшого объема статическая ассоциативная память, интегрированная на кристалл
процессора, работающая на частоте АЛУ и содержащая наиболее необходимую для
работы процессора информацию для уменьшения числа обращений к медленным
устройствам, например, оперативной памяти. При обращении к памяти в кэш
записывается блок, содержащий как запрашиваемую, так и расположенную по соседним
адресам информацию. Коэффициент кэш-попаданий в буфер TLB составляет 95- 98 %. И
только при кэш-промахе включается страничный механизм.
Буфер быстрого преобразования адреса (TLB — Translation Look-aside Buffer), или
буфер ассоциативной трансляции, или буфер опережающей выборки представляет собой
кэш-память. При каждом преобразовании номера виртуальной страницы в номер
физической страницы результат заносится в TLB: номер физической страницы в блок
данных, а виртуальной — в блок тэгов. Таким образом, в TLB попадают результаты
нескольких последних операций трансляции адресов. При каждом обращении к ОП
преобразователь адресов сначала производит поиск в памяти тегов TLB номера требуемой
виртуальной страницы. При попадании адрес соответствующей физической страницы
берется из памяти данных TLB. Если в TLB зафиксирован промах, то процедура
преобразования адресов производится с помощью страничной таблицы, после чего
осуществляется запись новой пары «номер виртуальной страницы — номер физический
страницы» в TLB.
Блок данных разбивается на строки. Всего этих строк 32 и ширина строки 20 бит. В
строку можно загрузить 20 старших бит начального адреса страницы. Каждой строке
ставиться в соответствие тег в блоке тэгов. Тэг имеет ширину 17 бит.
Блок LRB - блок достоверности.
8
Рис 5.Структура буфера быстрого преобразования адресов
3.7
Клавиатура и монитор.
Клавиатура и монитор содержат контроллер клавиатуры и адаптер монитора
соответственно для обеспечения взаимодействия с узлами ЭВМ. Контроллеры содержат
регистры статуса, команд и регистр данных.
Клавиатура предназначена для ввода информации в компьютер. Для предоставления
клавиатуре наивысшего приоритета, целесообразно подключить контроллер клавиатуры
первым в цепи распространения сигнала INT A.
Монитор позволяет представлять данные в графической форме на экране дисплея.
3.8
Память.
32 разряда ЦП позволяет адресовать до 4096К ячеек памяти. Часть этих адресов
необходимо зарезервировать для программно доступных элементов ЭВМ. ОП ЭВМ
должна иметь в своём составе как оперативную (ОЗУ), так и постоянную (ПЗУ) память.
Так как в задании не оговорена конкретная емкость ОЗУ и ПЗУ примем: емкость ОЗУ –
32Мбайт, емкость ПЗУ – 2Мбайт (в качестве ПЗУ взята FLASH с возможностью
перепрограммирования).
По заданию мы имеем дело со страничной организация памяти. Это говорит о том,
что, в системе должны быть средства поддержки виртуальной памяти. Виртуальная
память – способ организации памяти мультипрограммной ВС, при которой достигается
гибкое динамическое распределение памяти. Принцип виртуальной памяти предполагает,
что пользователь при подготовке своей программы имеет дело не с физической ОП,
действительно работающей в составе ВС и имеющей некоторую фиксированную емкость,
9
а с виртуальной памятью, емкость которой равна всему адресному пространству.
Преобразование виртуальных адресов в физические упрощается, если физическую и
виртуальную память разбить на блоки, называемые в этом случае страницами, которые
имеют фиксированный размер 4Kb. Страницам виртуальной и физической памяти
присваивают номера, называемые соответственно номерами виртуальных и физических
страниц. Каждая физическая страница способна хранить одну из виртуальных страниц.
Рассмотрим подробнее принцип формирования физического адреса для основной памяти.
Рис 6.Страничная таблица
На рисунке показано соответствие между виртуальной и физической памятью,
устанавливаемое страничной таблицей. Страничная таблица для каждой программы
формируется ОС в процессе распределения памяти и перерабатывается ею при каждом
изменении в распределении памяти. Процедура обращения к памяти состоит в том, что
номер виртуальной страницы извлекается из адреса и используется для входа в
страничную таблицу, указывающую номер соответствующей физической страницы. Этот
номер вместе со смещением, взятым непосредственно из виртуального адреса,
представляет собой физический адрес по которому происходит обращение к ОП.
Страничные таблицы программ хранятся в ОП, и обращение к нужной строке
активной страничной таблицы в ОП происходит по адресу, определяемому номером
активной программы и номером виртуальной страницы. Схема преобразования
виртуального адреса в физический показана ниже.
Страничная организация памяти дает определенные преимущества. Когда новая
программа загружается в ОП, она может быть направлена в любые свободные в данный
момент физические страницы независимо от того, подряд ли они расположены. Не
требуется перемещения информации в остальной части памяти. Страничная организация
позволяет сократить объем передачи информации между внешней памятью и ОП, так как
страница программы не должна загружаться до тех пор, пока она действительно не
понадобится. Сначала в ОП загружается начальная страница программы, и ей передается
управление. Затем, при выборке слов из другой страницы, производится автоматическое
обращение к ОС, которая осуществляет загрузку требуемой страницы.
10
Рис.7.Соответствие виртуального адреса и физического.
3.9
Адресный сопроцессор
Адресный сопроцессор служит для вычисления адреса. Его использование
позволяет сократить количество тактов, необходимых для выполнения команды. В
отличие от основного процессора, адресный работает только с целочисленными данными
(адресами).
Адресный процессор работает параллельно основному, т.е. основной процессор
выбирает и выполняет свои команды, адресный – свои. Такая работа возможна, если
адресный процессор содержит свое МУУ и ОБ.
В принципе, МУУ основного процессора может содержать и команды для
адресного сопроцессора, тогда структура основного процессора будет несколько другой:
общее МУУ, ОБ основного процессора, ОБ адресного процессора. Однако в этом случае
объем ММП должен быть больше.
Работой адресного сопроцессора управляет МУУ основного процессора. Это
необходимо, например, в случаях команд условного перехода, когда адресный
сопроцессор вынужден ждать появления истинных флагов.
Основные режимы работы адресного сопроцессора это вычисление адреса
следующей команды и генерация адресов при пакетном чтении (записи), например, при
обновлении кэша. Если нужно вычислить адрес следующей команды, то сопроцессор
прибавляет к содержимому счетчика команд длину текущей команды, если имеет место
быть безусловный переход, то адрес перехода заносится в счетчик команд, если нужно
вычислить адрес операнда, то работает микропрограмма вычисления в зависимости от
способа адресации и т.д.
Код операции с регистра команд основного процессора попадает на
преобразователь начального адреса (ПНА). Адрес микропрограммы поступает на
секвенсер микрокоманд и далее на микропрограммную память (ММП). Микрокоманда
содержит инструкцию для микропроцессорной секции (МПС), инструкцию для секвенсера
микрокоманд, адрес перехода, код условия. МПС занимается вычислением адреса.
Мультиплексор кода условия выбирает источник основной/сопроцессор условия и
управляется из микрокоманды.
11
Рис 8 Структурная схема адресного сопроцессора.
4.Сопроцессор ввода/вывода в селекторном режиме[1],[2],[4].
По мере развития систем ввода/вывода их функции усложнялись. Главной целью
такого усложнения – максимальное высвобождение ЦП от управления процессами
ввода/вывода. Сопроцессор ввода/вывода ориентирован на архитектуру с разделяемой
ОП. Основное отличие сопроцессора в/в от контроллера ПДП (Прямого Доступа к
Памяти) в том, что он сам может читать команды из ОП без участия ЦП. Все функции ЦП
сводятся к запуску и остановке операций в СПВВ, а также проверке состояния канала и
подключенных к нему ПУ.
СПВВ, работающий в селекторном режиме, может управлять несколькими ПУ, но
вести обмен данными только с одним из них до окончания процесса ввода/вывода. СПВВ
в селекторном режиме предназначен для работы с высокоскоростными ПУ.
.
Рис. 9. Селекторный канал.
Селекторный канал предназначается для монопольного обслуживания одного ПУ.
При работе с селекторным каналом ПУ после пуска операции остается связанным с
каналом до окончания цепи операций. Запросы на обслуживание от других ПУ, так же как
и новые команды пуска операций ввода-вывода от процессора, в это время не
воспринимаются каналом: до завершения цепи операций селекторный канал по
отношению к процессору представляется занятым устройством.
Канал для обеспечения доступа к памяти имеет следующие функции:
 Задание размера массива данных и области памяти, участвующих в обмене
информацией.
 Формирование адресов последовательных ячеек ОП, используемых в передаче.
12



Подсчет числа единиц данных (слов, байт и т.д.), прошедших через канал.
Определение момента завершения передачи массива данных.
Обеспечение буферизации и преобразование форматов передаваемых данных для
согласования работы ОП и ПУ.
Каждая операция или совокупность операций ввода-вывода производится под
управлением соответствующей программы канала.
Рис. 10. Структурная схема СПВВ в селекторном режиме.
В операциях ввода/вывода участвуют:
 процессор (первый уровень управления),
 канал ввода/вывода (второй уровень),
13
 ПУ (третий уровень).
Каждому типу устройств соответствует определенный вид управляющей информации:
 процессору – команды ввода/вывода;
 каналу – управляющие слова канала (УСК);
 ПУ – приказы.
Кроме того, в управлении вводом/выводом используются коды состояния канала
(слово состояния канала - ССК) и ПУ (байт состояния и байт уточненного состояния).
Команды и формат команд.
Система команд ЭВМ содержит небольшое число универсальных по отношению к
разным типам ПУ команд ввода/вывода:
 Начать ввод-вывод. Признак результата, формируемый при выполнении
данной команды, указывает, нормально ли прошел пуск операции
ввода/вывода.
 Остановить ввод-вывод. По этой команде операция ввода-вывода может
быть принудительно прекращена процессором до ее завершения в
адресуемых командой канале и ПУ.
 Проверить канал. По данной команде в фиксированной ячейке ОП
формирует ССК(слово состояния канала) и устанавливает в ССП признак
результата, определяющий состояние канала: канал доступен, канал хранит
условие прерывания, канал работает, канал выключен.
 Проверить ввод-вывод. При выполнении этой команды из ПУ в канал
выдаётся байт его состояния, а из канала в процессор поступает признак
результата, указывающий следующие возможные ситуации: адресуемое ПУ
доступно, ССК записано, канал занят, адресуемое ПУ выключено.
Код операции
Номер ПУ
Рис. 11. Формат команды ввода-вывода.
Ключ программы
0000
Адрес АУСК
Рис. 12. Формат адресного слова канала.
В команде «Начать ввод/вывод» нужно указать адрес первого УСК (Управляющего
Слова Канала) в программе канала; этот адрес содержится в АСК (Адресном Слове
Канала), хранимом в определенной ячейке ОП. Во всех остальных командах достаточно
указывать лишь КОП, номер канала и ПУ.
Формат управляющего слова канала.
При выполнении канальной программы ее управляющие слова выбираются
последовательно из памяти, если только не предусмотрено программой канала нарушение
естественного порядка выборки УСК.
Приказ
Указатели
(КОП) ЦД ЦО УБ ПИ
Рис. 13. Формат УСК.
ПР
Адрес данных
(АД)
Счетчик данных
(СД)
ЦД – указатель цепочки данных (при ЦД=0 операция после использования данного УСК
14
оканчивается, при ЦД=1 она продолжается с новым массивом данных, указанным в
следующем УСК).
ЦО – указатель цепочки операций (при ЦО=0 программа канала для заданного ПУ
заканчивается на текущем УСК; при ЦД=0 и ЦО=1 после выполнения действий по
текущему УСК, выбирается следующее по порядку УСК и выполняется новая
операция ввода/вывода с тем же ПУ).
УБ – указатель блокировки (сигнал неправильной длины, формируется при
несоответствии числа фактически переданных байт длине физической записи).
ПИ – указатель пропуска информации (при ПИ=1 передача информации между каналом и
ОП подавляется, идет подсчет слов, проходящих между каналом и ПУ).
ПР – указатель прерывания (при ПР=1 канал посылает в процессор запрос прерывания).
Счетчик данных - размер передаваемого блока данных.
Адрес данных - адрес данных или точки перехода.
Приказ - для канала и ПУ тип операции.
Адрес последнего УСК Байт состояния ПУ Байт состояния канала
Рис. 14. Формат слова состояния канала ССК.
Счетчик данных
Приказы.
Приказ – часть УСК, которая задает операцию, выполняемую каналом и ПУ.
Виды приказов:
«Записать» (Вывод информации из ОП в ПУ);
«Прочитать» (Ввод информации из ПУ в ОП)
«Переместить головки» и т.д.
Описание блоков (модулей) сопроцессора В/В.












RG НПУ - принимает номер ПУ.
RG КВВ
- принимает команду В/В.
Интерфейс с ОП - обеспечивает взаимодействие с ОП.
RG ПУСК - хранит предварительное УСК.
Блок СчД - хранит и модифицирует значение оставшихся для передачи байт,
формирует сигнал Z - пуст.
Блок ТАД - хранит и модифицирует значение текущего адреса данных.
RG КОУ
- хранит код операции (приказ ПУ) и флаги.
Блок АУСК - хранит и модифицирует адрес управляющего слова канала (загрузка
или увеличение).
RG Данных - буферный регистр для промежуточного хранения данных.
Сч Байт
- управляет СИ (указывает номер последнего обработанного байта в
текущем слове данных), формирует сигнал OV – переполнение.
RG СИ
- регистр связи с интерфейсом ПУ.
УУ
- устройство управления каналом.
Комментарии к функциональной схеме сопроцессора в/в.
На схеме рис.10. все регистры, имеющие вход S, при S=0 находятся в режиме
параллельной загрузки, при S=1 в режиме хранения(RG НПУ, RG КВВ, RG ПУСК и т.д.)
15
СТ в СчТД имеет три состояния в зависимости от сигналов на входах S1S0: 00,01 –
вычитающий счётчик,10 – параллельная загрузка, 11 – удержание. СТ в блоке ТАД, имеет
аналогичные режимы работы, но вместо операции сложении он выполняет операцию
сложения. Для загрузки данных в RG КВВ, RG НПУ и RG АУСК используется адресный
селектор. Процессор выставляет адрес на шину адреса, который может являться адресом
RG КВВ, RG АУСК или RG состояния. Селектор определяет, принадлежит ли
выставленный адрес какому-либо из этих регистров и, если принадлежит, разрешает в
следующем такте либо загрузиться с шины данных (RG КВВ, RG НПУ и RG АУСК), либо
отправить данные на неё (RG состояния). Адреса регистров после преобразования
выглядят следующим образом: RG КВВ – 110, RG состояния – 101, RG АУСК – 011.
Когда канал читает из памяти первое УСК, устройство управления подаёт низкий
уровень на буфер, разрешая ему пропустить данные в RG КОУ, RG ТАД, СчТД, а сами
эти устройства переводит в режим параллельной загрузки. Для управления этим
предусмотрено 2 бита из УУ, так как загрузка данных в блок КОУ и СчТД происходит в
одном такте, а в блок ТАД – в другом, потому что УСК имеет длину 2 слова.
Схема управления предварительной выборкой следит за состоянием счётчика
текущих данных, и, когда содержимое СчТД станет меньше восьми, СПВВ производит
обращение к памяти по адресу из RG АУСК. Новое управляющее слово посылается в RG
ПУСК, в то время как канал продолжает обработку предыдущего УСК. После того, как
содержимое СчТД станет равным 0, содержимое RG ПУСК замещает старое содержимое
RG ТАД, СчТД и указателей в регистре КОУ.
По шине через регистр СИ между ВУ и сопроцессором передаются различные
данные. Для определения, какие именно данные существует линия признака.
Признаки канала:
 Адрес – сигнал, который используется для установления связи с определенным
контроллером;
 Управление – сигнал, который задает операцию подключенному контроллеру.
 Информация – сигнал для передачи данных в ПУ.
Признаки ПУ:
 Адрес – сигнал, с помощью которого отвечающий контроллер подтверждает, что
он выбран;
 Управление – сигнал, посредством которого контроллер выдает информацию о
текущем состоянии или о состоянии, полученном в результате предыдущих
действий;
 Информация – сигнал, с помощью которого контроллер передает в сопроцессор
данные;
 Линии управления опросом. В состав линий опроса входят две входные и две
выходные линии сопроцессора. Эти линии используются как для установления
начальной связи, так и для связи во время выполнения команды.
 Линии взаимной блокировки. Сигналы “работа” сопроцессора и “работа”
контроллера. Для указания, что сопроцессор и контроллер работают в паре –
блокирует работу других контроллеров.
 Специальные линии. Для обеспечения взаимной синхронизации, измерения
времени.
16
Запуск сопроцессора ввода/вывода.
Выполнение операции ВВ в канале можно рассматривать как совокупность
нескольких видов процедур, из которых наиболее важными являются начальная выборка и
обслуживание ПУ. Начальная выборка производится по инициативе процессора при пуске
новой операции ВВ. Процессор передаёт в канал код операции ВВ, номер ПУ и адрес
первого слова УСК. Эти параметры заносятся каналом в регистры RG КВВ, RG НПУ, RG
АУСК. После этого, используя содержимое RG АУСК как адрес, канал выбирает из ОП
первое УСК, размещая его поля в RG КОУ, RG ТАД, СчТД. К содержимому RG АУСК
прибавляется число, равное длине управляющего слова, после чего RG АУСК указывает
адрес следующего УСК в цепочке. Канал, устанавливая признак результата ПР=0,
запускает в работу требуемое ПУ. Если устройство свободно и во время начальной
выборки не обнаружены программные или аппаратные ошибки, считается, что пуск
произошёл нормально. Канал, устанавливая признак результата ПР=0, сообщает об этом
процессору, который переходит к выполнению следующей команды своей программы.
17
Выводы.
В процессе разработки ЭВМ заданной конфигурации были закреплены и углублены
знания, полученные в прошлом семестре по предмету «Организация ЭВМ». Была
разработана укрупненная структурная схема селекторного сопроцессора ввода-вывода. В
результате проектирования приобретены навыки разработки узлов ЭВМ на структурном,
функциональном и алгоритмическом уровнях.
18
Список литературы.
1. Каган Б. М. «Электронные вычислительные машины и системы».М.:Энергоатомиздат, 1985.-552с.
2. Цилькер Б.Я., Орлов С.А. «Организация ЭВМ и систем».-СПб.:Питер,2004.668с.
3. Мик Дж., Брик Дж. Проектирование микропроцессорных устройств с
разрядно – модульной организацией. В 2-х книгах: пер. с англ. – М.: Мир 1984. –
478 с.
4. Лекции по курсу «Организация ЭВМ».
19
Документ
Категория
Компьютеры и периферийные устройства
Просмотров
26
Размер файла
330 Кб
Теги
ковалев
1/--страниц
Пожаловаться на содержимое документа