close

Вход

Забыли?

вход по аккаунту

?

Tekhnicheskoe zadanie (1)

код для вставкиСкачать
 Техническое задание
Разработать специализированный распределитель импульсов (РИ), вырабатывающий десять выходных сигналов (Z1-Z6), работающий в трёх режимах (останов, ждущий и автоколебательный). Разрабатываемый узел должен быть конструктивно и схемотехнически реализован в виде ТЭЗа, подключаемого на внешний интерфейс с двухразрядной шиной данных (D0, D1) и двумя управляющими сигналами (C1, C2). Выходные сигналы узла (Z1-Z6) выводятся также на разъём. Управление режимом работы узла осуществляется путем записи в него с шины данных по сигналу C1 кода операции. Сигнал C2 является импульсом запуска.
Данные на шинах D0, D1 передаются в прямом коде, а сигналы управления (C1, C2) импульсные и инверсные, то есть активным является низкий потенциал на шине управления.
Цикл работы распределителя импульсов состоит из 28 тактов (тактовых импульсов, поступающих с тактового генератора по шине CLK). В каждом такте происходит формирование определённого выходного сигнала Zi, согласно следующей таблице.
Длина циклаНомера импульсов, проходящих на выходы распределителяZ1Z2Z3Z4Z5Z6Z7Z8Z9Z102887, 96, 10, 245, 11, 23, 254, 12, 22, 263, 13, 21, 272, 14, 20, 281, 15, 1916, 1817 Таблица 1 - Номера импульсов на выходах распределителя
Критерий оптимальности - Smin.
Iвых0=48 мА.
Тактовая частота - 14 МГц.
Содержание
Введение3
1 Сравнительный анализ возможных вариантов реализации узла4
2 Описание возможных вариантов реализации разрабатываемого узла на уровне функциональных схем5
3 Выбор наилучшего варианта реализации по заданному критерию8
4 Описание используемых интегральных схем10
5 Разработка принципиальной электрической схемы узла15
5.1 Основная диаграмма работы узла15
5.2 Разводка цепей питания и их фильтрация16
5.3 Расчет параметров дополнительных элементов схемы16
6 Анализ переходных процессов и оценка предельного быстродействия17
7 Выбор генератора тактовых сигналов (ГТИ) и расчет параметров его
элементов18
8 Расчёт потребляемой мощности19
Заключение20
Список использованных источников21
Приложения:
Схема электрическая принципиальная Перечень элементов
Сборочный чертёж
Введение
Основой построения любого узла вычислительной системы является элементная база, которая определяет параметры и характеристики ЭВМ.
Для анализа и синтеза цифровых схем применяется аппарат алгебры логики, позволяющий минимизировать аппаратные затраты при их реализации. Одним из основных понятий алгебры логики являются булевы функции, которые, так же как и их аргументы (логические переменные), могут принимать только два значения - 0 и 1. Реализация булевых функций осуществляется логическими элементами, которые и составляют основу всех узлов ЭВМ.
Элементом ЭВМ называется простейшая компонента, реализующая логическую или вспомогательную функцию над двоичными переменными.
Набор стандартных элементов, реализующих определенные логические функции, образует систему элементов.
Системой элементов называется функционально полный набор логических элементов, объединённый общими электрическими, конструктивными и технологическими параметрами, использующий одинаковый способ представления информации и одинаковый тип межэлементных связей.
Функциональный узел - устройство, предназначенное для выполнения типовых микроопераций в вычислительной системе.
1 Сравнительный анализ возможных вариантов реализации узла
Специализированный распределитель тактовых сигналов, вырабатывающий десять выходных сигналов, конструктивно и схемотехнически реализован в виде ТЭЗа, подключаемого на внешний интерфейс с n-разрядной шиной данных (D) и двумя управляющими сигналами (С1, С2); выходные сигналы узла выводятся на свободные контакты разъема. Для управления режимами работы узла в него с шины данных по инверсному сигналу С1 записывается код операции, а инверсный сигнал С2 является импульсом запуска новой команды.
Рисунок 1 - Условно-графическое обозначение узла на уровне внешних связей
Режимы работы:
- D0=D1=1 - автоколебательный;
- D0=0, D1=1 - ждущий;
- D0=D1=0; D0=1, D1=0 - останов.
2 Описание возможных вариантов реализации разрабатываемого узла на уровне функциональных схем
Рисунок 2 - схема распределителя импульсов на основе сдвигающего регистра Распределитель импульсов состоит из 4 сдвигающих 8-разрядных регистров. При подаче сигнала С2 в зависимости от кода операции в триггер DD2_1 записывается "1" или "0". Если записывается "1", то схеме разрешается работа и в триггер DD2_2 также записывается "1", которая вдвигается в старший разряд регистра DD3. Эта "1" асинхронно обнуляет триггер DD2_2. По мере получения синхроимпульсов регистрами, "1", вдвинутая в старший разряд регистра DD3 сдвигается сначала внутри него в сторону младших разрядов, затем вдвигается в регистр DD4. Падающий фронт сигнала Q27 записывает в триггер DD2_1 новую команду, в зависимости от которой цикл может начаться заново ("Автоколебательный"), либо схема завершает работу до прихода нового сигнала запуска ("Ждущий"). При этом в триггер DD2_2 асинхронно вписывается "1", которая в случае "Автоколебательного" режима работы схемы снова вдвигается в регистр DD3, и весь цикл повторяется заново. Выходная комбинационная схема формирует заданную последовательность импульсов и обеспечивает необходимый коэффициент нагрузки.
Рисунок 3 - схема распределителя импульсов на основе счетчика Джонсона
Распределитель состоит из последовательного регистра на основе D-триггеров и комбинационной схемы. При подаче сигнала С2 в зависимости от кода операции в триггер DD2 записывается "1" или "0". При записи в триггер "1" он разрешает работу регистра, при этом по синхроимпульсам С в старший разряд регистра вдвигается инвертированное содержимое младшего. В момент, когда в регистре записана комбинация "11...10", в старший разряд вдвигается не "1", а "0". Это необходимо для того, чтобы сделать количество состояний счетчика нечетным, т. к. всего счетчик должен иметь 28 состояний плюс нулевое. При смене сигнала на выходе NQ14 с "0" на "1", в триггер DD2 записывается "0" или "1", которые запрещают либо разрешают дальнейшую работу, соответственно. Выходные комбинационная схема формирует заданную последовательность импульсов и обеспечивает необходимый коэффициент нагрузки.
Рисунок 4 - схема распределителя импульсов на основе реверсивного сдвигающего регистра
Распределитель состоит из счетчика и дешифратора. Второй счетчик и мультиплексор управляют направлением счета. При подаче сигнала С2 в зависимости от кода операции в триггер DD2_1 записывается "1" или "0". Если в триггер записывается "1", то нарастающий фронт с его выхода Q записывает в триггер DD2_2 содержимое триггера DD1_2. При этом появляется импульс записи начальной состояния в регистр DD8, после которого начинаются сдвиги. В момент, когда "1" достигает разряда Q1 регистра DD7, мультиплексор DD5 разрешает счет счетчику DD3, после чего изменяется направление сдвига регистров, со следующим синхроимпульсом они начинает сдвигать в противоположную сторону. Эта операция повторяется 3 раза за цикл. В процессе сдвигов на выходах регистров появляется "бегающая 1", формирующая последовательность импульсов. При появлении на выходе последнего сигнала Z7 в триггер DD2_2 асинхронно записывается "0" или "1" в зависимости от содержимого триггера DD1_2. Если записывается "1", то цикл начинается заново, если "0", работа схемы останавливается. Выходные буферные элементы обеспечивают необходимый коэффициент нагрузки.
3 Выбор наилучшего варианта реализации по заданному критерию
В реализованных узлах используются микросхемы с размерами корпусов DIP14, DIP16 и DIP20.
На основе сдвигающего регистра:
МикросхемаТип ИСКорпусПлощадьDD1, DD2КР1533ТМ2DIP14292.5DD3-DD6КР1533ИР8DIP14585DD7, DD8КР1533ЛЕ1DIP14292.5DD9, DD10КР1553ЛЕ4DIP14292.5DD11, DD12К155ЛА12DIP14292.5S_общ:1755Таблица 2
На основе счетчика Джонсона:
МикросхемаТип ИСКорпусПлощадьDD1-DD3КР1533ТМ2DIP14438.75DD4-DD6КР1533ТМ8DIP16483.75DD7-D10КР1533ЛР13DIP14585DD11, DD12КР1533ЛР11DIP14292.5DD13, DD14КР1533ЛА3DIP14292.5DD15, DD16К155ЛА2DIP14292.5S_общ:2385Таблица 3
На основе реверсивного сдвигающего регистра:
МикросхемаТип ИСКорпусПлощадьDD1, DD2КР531ТМ2DIP14292.5DD3КР1533ИЕ10DIP16161.25DD4КР1533КП7DIP16161.25DD5, DD6К555ИР11DIP16322.5DD7КР1533ЛА4DIP14146.25DD8КР1533ЛН1DIP14146.25DD9КР1533ЛА3DIP14146.25DD10КР531АП4DIP20191.25S_общ:1567.5Таблица 4
Вывод: по полученным данным наиболее выгодной по занимаемой площади является схема распределителя импульсов на основе реверсивного сдвигающего регистра.
4 Описание используемых интегральных схем
КР531ТМ2 (зарубежный аналог - SN7454F74)
Два D-триггера синхронных с дополняющими выходами
Микросхема содержит два независимых D-триггера, срабатывающих по положительному фронту тактового сигнала. Низкий уровень напряжения на входах установки или сброса устанавливает выходы триггера в соответствующее состояние вне зависимости от состояния на других входах (C и D). При наличии на входах установки и сброса напряжения высокого уровня для правильной работы триггера требуется предварительная установка информации по входу данных относительно положительного фронта тактового сигнала, а также соответствующая выдержка информации после подачи положительного фронта синхросигнала. Корпус DIP14, технические условия бК0.348.188-16ТУ, Iпср=50 мА, Тзср=13 нc, функции 2*D, RS, FF.
Рисунок 5 - Два D-триггера синхронных с дополняющими выходами
КР1533ИЕ10 (зарубежный аналог - SN74ALS161A)
Четырехразрядный двоичный счетчик с асинхронной установкой в состояние логического нуля
Микросхема КР1533ИЕ10 представляет собой четырехразрядный двоичный счетчик с асинхронным сбросом. В микросхеме предусмотрена
возможность предварительной записи информации. Работа КР1533ИЕ10 определяется тремя управляющими входами P1, V1, V2. Низкий уровень напряжения на входе V2 разрешает предварительную установку счетчика в состояние, определяемое логическими уровнями на информационных входах. Установка проводится синхронно по переднему фронту синхроимпульса. Счет импульсов, начиная с числа, предварительно установленного, будет осуществляться только при наличии напряжения высокого уровня на всех трех входах управления P1, V1, V2. При напряжении низкого уровня на одном из входов P1, V1 на выходах счетчика сохраняется предыдущее состояние. Установка счетчика в исходное состояние низкого уровня напряжения на выходах производится асинхронно при подаче низкого уровня напряжения на вход R. Корпус DIP16, технические условия бКО.348.806-27ТУ, Iпср=21 мА, Тзср=27 нС, функция 4P, M2, СИНХР.
Рисунок 6 - Четырехразрядный двоичный счетчик с асинхронной установкой в состояние логического нуля
КР1533КП7 (зарубежный аналог - SN74ALS151)
Селектор-мультиплексор на 8 каналов со стробированием
Микросхема представляет собой селектор - мультиплексор из 8 в 1 и в зависимости от установленного на входах A, B, C кода разрешает прохождение сигнала на выходы Y и y только от одного из восьми информационных входов D0-D7, при этом на выходе стробирования G должно быть установлено напряжения низкого уровня. При высоком уровне напряжения на выбранном входе с выход W устанавливается в со стояние низкого уровня напряжения, а выход Y соответственно в состояние высокого уровня. Корпус DIP16,
технические условия бК0.348.806-12ТУ Iпср=12 мА, Тзср=24 нС, функции 8->1, НЕ+ПР, EN, +24/-2,6 мА.
Рисунок 7 - Селектор-мультиплексор на 8 каналов со стробированием
К555ИР11 (зарубежный аналог - SN74ALS194)
Универсальный четырехразрядный сдвигающий регистр
Микросхема К555ИР11 представляет собой четырехразрядный реверсивный сдвиговый регистр. Регистр обеспечивает четыре возможных режима работы: параллельная загрузка, сдвиг влево, сдвиг вправо, блокировка.
Синхронная параллельная загрузка осуществляется при подаче на входы А четырехразрядного слова и установки на входах S0, S1 высокого уровня напряжения. Данные загружаются в соответствующие триггеры и передаются на выход. Во время загрузки последовательный вход данных заблокирован. Сдвиг вправо осуществляется синхронно по положительному фронту тактового импульса при подаче высокого уровня напряжения на вход S0 и низкого на вход S1. На вход EX1 при этом подается информация в последовательном коде. Поменяв уровни сигналов на входах S0, S1 получим режим сдвига влево, при этом данные последовательно поступают на вход сдвига влево EX2.
При низком уровне напряжения на входах S0, S1 тактирование регистра блокируется и на выходах сохраняется предыдущее состояние. Изменение уровней напряжения на входах S0, S1 должно осуществляться только при
высоком уровне напряжения на тактовом входе С.
При подаче низкого уровня напряжения на вход R все выходы асинхронно устанавливаются в состояние низкого уровня напряжения, вне зависимости от логического состояния на остальных входах. Корпус DIP16, технические условия бКО.348.466-09ТУ, Iпср=23 мА, Тзср=26 нС, функция 4P, УНИВ, СДВ, R., РЕВЕРС.
Рисунок 8 - Универсальный четырехразрядный сдвигающий регистр
КP1533ЛА4 (зарубежный аналог - SN74ALS10А)
Три логических элемента 3И-НЕ Микросхема содержит три идентичных логических элемента со стандартными активными выходами, выполняющих Булеву функцию
Y=(D1*D2*D3) ̅ или Y=(D1) ̅+(D2) ̅+(D3) ̅ в положительной логике. Корпус DIP14, технические условия бК0.348.806-01ТУ, Iпср=1,4 мА, Тзср=10,5 нС, функции 3*3.
Рисунок 9 - Три логических элемента 3И-НЕ
К1533ЛН1 (зарубежный аналог - SN74ALS04A)
Шесть логических элементов НЕ
Микросхема содержит шесть идентичных логических элементов со стандартными активными выходами, выполняющих Булеву функцию. Корпус DIP14, технические условия бКО.348.806-01ТУ, Iпср=2,65 мА, Тзср=9,5 нС, функции 6*1.
Рисунок 10 - Шесть логических элементов НЕ
КР1533ЛА3 (зарубежный аналог - SN74ALS00A)
Четыре логических элемента 2И-НЕ Микросхема содержит четыре идентичных логических элемента со стандартными активными выходами, выполняющих Булевы функции
Y=(D1*D2) ̅ или Y=(D1) ̅+(D2) ̅ в положительной логике. Корпус DIP14, технические условия бК0.348.806-01ТУ, Iпср=1,93 мА, Тзср=9,5 нС, функции 4*2.
Рисунок 11 - Четыре логических элемента 2И-НЕ
КР531АП4 (зарубежный аналог - SN74S241)
Два четырехканальных формирователя с тремя состояниями на выходе с прямым и инверсным управлением
Микросхема КР1533АП4 представляет собой два четырехразрядных магистральных передатчика без инверсии входной информации и тремя состояниями на выходе и применяется в микропроцессорных системах, системах обработки данных с магистральной организацией обмена. Перевод выходов микросхемы в высокоимпендансное состояние обеспечивается подачей на выход управления напряжения низкого уровня для одного из двух четырехразрядных передатчиков и напряжения высокого уровня для другого. Корпус DIP20, технические условия бКО.348.118-34ТУ, Iпср=180 мА, Тзср=9 нС, функция (4+4)р., 3С, +64/-15 мА.
Рисунок 11 - Два четырехканальных формирователя с тремя состояниями на выходе с прямым и инверсным управлением
5 Разработка принципиальной электрической схемы узла
5.1 Основная диаграмма работы узла
Рисунок 12 - Основная диаграмма работы узла
На первом этапе, при подаче питания, все триггеры переходят в состояния логического нуля. На следующем этапе в регистр микрокоманд записывается код выполняемой операции (сигналы D0, D1) запись осуществляется по падающему фронту с входа С1. При подаче сигнала С2 в зависимости от кода операции в триггер DD2_1 записывается "1" или "0". Если в триггер записывается "1", то нарастающий фронт с его выхода Q записывает в триггер DD2_2 содержимое триггера DD1_2. При этом появляется импульс записи начальной состояния в регистр DD8, после которого начинаются сдвиги. В момент, когда "1" достигает разряда Q1 регистра DD7, мультиплексор DD5 разрешает счет счетчику DD3, после чего изменяется направление сдвига регистров, со следующим синхроимпульсом они начинает сдвигать в противоположную сторону. Эта операция повторяется 3 раза за цикл. В процессе сдвигов на выходах регистров появляется "бегающая 1", формирующая последовательность импульсов. При появлении на выходе последнего сигнала Z7 в триггер DD2_2 асинхронно записывается "0" или "1" в зависимости от содержимого триггера DD1_2. Если записывается "1", то цикл начинается заново, если "0", работа схемы останавливается. Выходные буферные элементы обеспечивают необходимый коэффициент нагрузки.
5.2 Разводка цепей питания и их фильтрация
Для обеспечения надежной работы схемы и увеличения помехоустойчивости напряжение питания в цепи в цифровых устройствах обязательно фильтруются. Как правило, используется простейший способ фильтрации - при помощи конденсаторов. В состав ТЭЗа вводятся:
- один низкочастотный электрический конденсатор значительной емкости
по каждой из шин питания (используются конденсаторы типа К50, К52, К53, или подобные им). При разработке был использован конденсатор К53 на 10 мкФ.
- один высокочастотный конденсатор, емкостью 0,1-1 мкФ на каждые 2-5 корпусов интегральных схем (конденсаторы типа КМ5, КМ6). В данной реализации используется КМ5 на 0,33 мкФ. Так как в схеме используется 10 корпусов, следовательно, мы используем 3 высокочастотных конденсатора.
5.3 Расчет параметров дополнительных элементов схемы
Для первоначальной инициализации схемы в момент включения питания используется схема, состоящая из резистора и конденсатор. Необходимо, чтобы задержка импульса составляла 100 мс., из этого условия рассчитаем параметры элементов цепочки сброса по питанию. R1 - МЛТ-0.25-10кОм, C1 - К53-18-10мкФ.
Фильтрующие конденсаторы: С3-С5 - КМ6a-0.33мкФ; С6 - К10-17б-10пФ; С2 - К53-18-10мкФ.
6_Анализ переходных процессов и оценка предельного быстродействия
Необходимо определить максимально длинную цепь, элементы которой должны иметь наибольшее время задержки прохождения сигнала. В разрабатываемом узле - это цепь элементов обратной связи: DD3, DD8-5,
DD7-2, DD5, DD10-1, DD7-1, DD8-4, DD9-3, DD2-2.
Tз= 27 + 9.5 + 10.5 + 26 + 9 + 10.5 + 9.5 + 9.5 + 13 = 124.5нс
По техническому заданию тактовая частота должна быть не менее 14 МГц или схема должна срабатывать за 71.5нс. Из этого можно сделать вывод о том, что полученная схема распределителя тактовых импульсов не соответствует требованиям по быстродействию, однако дальнейшее увеличение скорости работы невозможно, т. к. отсутствуют более быстрые микросхемы.
7 Выбор генератора тактовых сигналов (ГТИ) и расчет параметров его элементов
Генератор синхроимпульсов представленный на рис. 3 вырабатывает сигнал с частотой, которая рассчитывается по формуле , где f - частота, заданная в техническом задании f=14МГц.
Отметим, что номинал резистора для серий КР1533 и К155 должен лежать в пределах R=2..5 кОм.
Принимаем номинал резистора R=4.7 кОм.
C=1/(1.6*f*R)=1/(1.6*4700*14000000)=9.5пФ.
Наиболее подходящий конденсатор номиналом из стандартного ряда - 10пФ.
Рисунок 13 - Генератор синхроимпульсов
8 Расчёт потребляемой мощности
Для расчёта средней потребляемой мощности требуется подсчитать сумму произведений напряжения питания на средний ток потребления каждой микросхемы.
ЭлементТип ИСКол-во ИССредний ток ИС, мАСуммарный ток, мАD-триггерКР531ТМ2250100СчётчикКР1533ИЕ1012121МультиплексорКР1533КП711212РегистрК555ИР11223463И-НЕКР1533ЛА411.41.4НЕК1533ЛН122.655.32И-НЕКР1533ЛА311.931.93ФормировательКР531АП41180180Итого-11-367.63 Таблица 5
Потребляемая схемой мощность при напряжении питания 5 В равна: 366.91 мА * 5В = 1838.15 мВт.
Заключение
В данном курсовом проекте был разработан формирователь импульсов, реализованный различными способами. Самым подходящим по критерию оптимальности (Smin) является узел, реализованный на основе реверсивного сдвигающего регистра. Его площадь - 1567.5 мм2.
Спроектированный узел полностью удовлетворяет техническому заданию.
Частота выдаваемых сигналов - 14 МГц, Iвых0 >= 48 мА.
Список использованных источников
1 Иванов В. И. Схемотехника ЭВМ. Проектирование и анализ цифровых узлов вычислительной техники : учеб. пособие: Краснояр. гос. техн. ун-т. - 2-е изд. Красноярск : ИПЦКГТУ, 2004. 125 с. 
Документ
Категория
Рефераты
Просмотров
145
Размер файла
729 Кб
Теги
zadanie, tekhnicheskoe
1/--страниц
Пожаловаться на содержимое документа